For many engineers, using various tools become everyday job, sometimes we even

miss in those tools. In the article, the author went through one experience of solving

routing congestion in the design to l a story: a good engineer should go beyond the tools.

    對(duì)許多工程師而言，各種電子輔助設(shè)計(jì)的工具占據(jù)了日常工作的各個(gè)環(huán)節(jié)，甚至迷失于電子設(shè)計(jì)就是使用各式各樣工具。本文針對(duì)我們?cè)诠ぷ髦杏龅降睦@線擁擠問(wèn)題，主要內(nèi)容是一套總線四選一的布局與布線，這個(gè)布線始終存在繞線擁擠，在工具無(wú)法完成，甚至工具優(yōu)化也難實(shí)現(xiàn)的情況下，zui后采用人工干預(yù)解決了繞線擁擠的問(wèn)題。

    從大學(xué)畢業(yè)被電子公司聘用、工作三四年、做了四五個(gè)項(xiàng)目、用過(guò)五六個(gè)工具、熟悉其中一兩個(gè)，工程師似乎就這樣修煉成了。但是入門之后如何再精進(jìn)，是許多工程師在職業(yè)生涯中遇到的難題。本文作者介紹了過(guò)去作為EDA工程師在設(shè)計(jì)一款路由交換芯片時(shí)遇到的具體問(wèn)題，自己如何努力地思考和尋找解決方案，以及在解決問(wèn)題后的一些工作感想。

    從技術(shù)目標(biāo)的層次講，在芯片面積之外，時(shí)序收斂、繞線擁擠、低功耗設(shè)計(jì)算是戰(zhàn)略層面的技術(shù)問(wèn)題；芯片的面積、時(shí)序、繞線、功耗的問(wèn)題很可能決定了該芯片是否具備成本可行性、是否能達(dá)到技術(shù)目標(biāo)、是否能實(shí)現(xiàn)技術(shù)項(xiàng)目、是否具有技術(shù)優(yōu)勢(shì)的戰(zhàn)略層次抉擇。相對(duì)來(lái)說(shuō)，在設(shè)計(jì)過(guò)程中遇到的信號(hào)完整性、天線效應(yīng)、電壓降（IR-drop）等技術(shù)問(wèn)題則是局域性、戰(zhàn)術(shù)層面的問(wèn)題，較少會(huì)影響到整個(gè)芯片的規(guī)劃以及性能的實(shí)現(xiàn)。

問(wèn)題的出現(xiàn)

    2003年我們進(jìn)行一款路由交換芯片項(xiàng)目開發(fā)時(shí)，對(duì)于其后段設(shè)計(jì)，首先初步確定了設(shè)計(jì)工藝將為0.18um 1P6M（0.18微米、一層硅六層金屬純數(shù)字代工工藝），并立刻從前端工程師得到一個(gè)框架的初步的RTL代碼，馬上做了一個(gè)初步的低層規(guī)劃（floorplan）后，三周后定位了該項(xiàng)目的難度。該項(xiàng)目在RTL綜合后，芯片預(yù)估面積已在可接受范圍內(nèi)，芯片由于電源供電從而低功耗要求不嚴(yán)，zui高頻率133MHz基本能達(dá)到，*的瓶頸是其中一個(gè)模塊網(wǎng)絡(luò)處理器（NP）表現(xiàn)有繞線擁擠問(wèn)題。

    這個(gè)網(wǎng)絡(luò)處理器模塊大約有47萬(wàn)門、50個(gè)硬核模塊、2,027個(gè)輸入輸出，圖1a是NP模塊在zui初的布局后對(duì)繞線擁擠的預(yù)估圖像。

圖1：（a）繞線擁擠的預(yù)估圖像; （b）NP模塊對(duì)繞線擁擠的預(yù)估圖像。

    具體的擁擠報(bào)告如表1所示（擁擠度指需要的繞線通道數(shù)與能提供的通道數(shù)之差值，正值表示不擁擠、負(fù)值表示擁擠）。

表1：?jiǎn)栴}解決之前的擁擠報(bào)告。

尋找解決方案

    因?yàn)閦ui初的規(guī)劃中，對(duì)所有的模塊都采用了80%的利用率目標(biāo)，從而在遇到模塊級(jí)繞線擁擠問(wèn)題后，選擇一位工程師把這個(gè)模塊作為專項(xiàng)來(lái)處理。首先提出了兩個(gè)方案：1. 將該模塊利用率從80%下降到70%，并優(yōu)化該模塊IO布置；2. 在原來(lái)自動(dòng)布局的基礎(chǔ)上，采用擁擠驅(qū)動(dòng)布局、物理綜合以及人工干預(yù)來(lái)改善擁擠度。

    方案一已經(jīng)影響到芯片總的規(guī)劃與布局，我們?cè)趯?duì)周圍模塊進(jìn)行調(diào)整后，在面積上接受了該模塊利用率從80%下降到70%，而在IO布置上只接受了部分IO布置的優(yōu)化。對(duì)第二方案則不斷地嘗試各種自動(dòng)布局中能夠找到的參數(shù)以及手工干預(yù)，確實(shí)實(shí)現(xiàn)了一定程度的擁擠優(yōu)化。一個(gè)月后，我們的NP模塊對(duì)繞線擁擠的預(yù)估圖像如圖1b所示。

    從得到的擁擠報(bào)告可以看出繞線擁擠改善了很多，但是擁擠現(xiàn)象在該模塊仍然存在，離目標(biāo)還有一段的距離。項(xiàng)目進(jìn)行到這個(gè)時(shí)候，前端的RTL代碼已經(jīng)快結(jié)束了，也就是說(shuō)這個(gè)NP模塊必須盡快定型，否則在該模塊上的每一天耽擱就是整個(gè)項(xiàng)目往延后一天。
  
    于是我們又提出了下面三個(gè)方案：1. 在項(xiàng)目規(guī)劃上做zui壞的打算，確定該模塊利用率必須降到多少以下才能夠解決繞線擁擠問(wèn)題；2. 把繞線擁擠問(wèn)題在流程中再提前，不僅僅從后端的布局布線手段來(lái)優(yōu)化擁擠，提出了能否有以繞線為優(yōu)先的RTL綜合方式；3. 同時(shí)要求前端設(shè)計(jì)人員寫出該模塊中的子模塊功能、數(shù)據(jù)與控制的走線等，從而希望定位模塊中問(wèn)題具體點(diǎn)，尋找非常規(guī)解決方案。

    這三個(gè)項(xiàng)目執(zhí)行下來(lái)，時(shí)間又進(jìn)行了三個(gè)禮拜，同時(shí)項(xiàng)目正式在時(shí)間上已經(jīng)進(jìn)入設(shè)計(jì)后端是關(guān)鍵路徑了，而NP繞線擁擠則是后端項(xiàng)目中的關(guān)鍵路徑。時(shí)間過(guò)得越來(lái)越多，項(xiàng)目進(jìn)度的壓力非常大，NP的繞線擁擠現(xiàn)在已經(jīng)升級(jí)為項(xiàng)目成敗中關(guān)鍵路徑的關(guān)鍵點(diǎn)了。新三個(gè)方案的結(jié)果有憂有喜：

1. 對(duì)方案一的執(zhí)行結(jié)果是，該模塊利用率即使在40%以下依然無(wú)法解決繞線擁擠問(wèn)題，從而否定了通過(guò)加大模塊面積的解決方案。同時(shí)，我們?cè)谠俅握{(diào)整了周圍模塊的面積后，定下了NP模塊利用率zui低可以放寬到65%。

2. 對(duì)方案二的執(zhí)行結(jié)果中發(fā)現(xiàn)目前綜合工具對(duì)解決繞線擁擠問(wèn)題比較無(wú)力，我們采用了加高走線面積的預(yù)估值權(quán)重的辦法，希望綜合工具在做面積優(yōu)化時(shí)，能夠選擇繞線優(yōu)先的算法，這個(gè)辦法被證明依然失敗。

3. 只有方案三的執(zhí)行結(jié)果帶來(lái)了一些曙光，我們?cè)贜P的幾十個(gè)子模塊中確定了其中一個(gè)子模塊繞線特別多，經(jīng)仔細(xì)檢查，這個(gè)子模塊的邏輯基本上是一個(gè)1200組的四選一功能。

    第三個(gè)方案的結(jié)論解釋了為什么面積增大了而工具依然不能解決繞線擁擠的原因：NP整個(gè)模塊中只有一個(gè)子模塊特別的繞線擁擠，雖然增大面積會(huì)增加整個(gè)NP的繞線，但是對(duì)于特別擁擠的一小塊地方并不是特別大的幫助。

問(wèn)題定位

    發(fā)現(xiàn)了問(wèn)題的關(guān)鍵所在，就能制定針對(duì)這個(gè)問(wèn)題的解決方法了。我們把問(wèn)題局限在這主要是一個(gè)綜合工具的問(wèn)題，雖然標(biāo)準(zhǔn)庫(kù)文件中有著標(biāo)準(zhǔn)的四選一子單元，但是綜合時(shí)綜合工具會(huì)把一組四選一的邏輯綜合成組合邏輯。比如對(duì)于0.18um的標(biāo)準(zhǔn)庫(kù)，下面一段簡(jiǎn)單mux的代碼會(huì)綜合成為INV、NAND2、NOR2和AOI22四種邏輯的組合。

Module mux4to1_1200 （s,data0,data1,data2,data3,data）;

input [1:0] s;

input [1199:0] data0,data1,data2,data3;

output [1199:0] data;

reg [1199:0] data;

always@（s or data0 or data1 or data2 or data3） begin

case（s）

2'b00 begin

data=data0;

end

2'b01 begin

data=data1;

end

2'b10 begin

data=data2;

end

2'b11 begin

data=data3;

end

endcase

end

endmodule

    這段代碼如果采用直接調(diào)用mux4單元，只有6,000條繞線，而這種組合邏輯將會(huì)有9,000余條繞線。這種組合邏輯不僅帶來(lái)更多的三千多條繞線，而且在其解選擇信號(hào)s時(shí)，與調(diào)用單元的連接是隨意的，從而造成不僅線多而且繞線非常復(fù)雜。目前綜合工具基本上都沒(méi)有前瞻性的對(duì)繞線優(yōu)先的綜合手段，從而在這種特殊情形下，出現(xiàn)了幾乎不可能只依靠工具解決的技術(shù)問(wèn)題。我們一旦明確了這點(diǎn)，在綜合前先將這個(gè)子模塊初始化成為mx4的直接調(diào)用，馬上讓整個(gè)NP繞線的zui擁擠點(diǎn)消失。

本文小結(jié)

    從現(xiàn)在的繞線擁擠預(yù)估圖像可以看出，繞線擁擠問(wèn)題已經(jīng)基本解決。具體的擁擠報(bào)告如表2所示。

表2：繞線擁擠問(wèn)題改善后的擁擠報(bào)告。

    回顧這個(gè)項(xiàng)目，zui終的完成時(shí)間還是比預(yù)期晚了一個(gè)月左右。造成這個(gè)進(jìn)度延緩有多個(gè)原因：團(tuán)隊(duì)人員*次做項(xiàng)目，需要磨合；團(tuán)隊(duì)人員較少，精力分散；之前經(jīng)驗(yàn)偏重于時(shí)序收斂而非繞線擁擠等。但是因?yàn)槿藛T緊缺而被迫寄希望于軟件工具來(lái)解決問(wèn)題這個(gè)思維本身，可以說(shuō)是項(xiàng)目延緩的zui根本原因。在我們之后的項(xiàng)目中，一發(fā)現(xiàn)問(wèn)題立即追查問(wèn)題的根源，讓自己負(fù)起責(zé)任，而不期待工具會(huì)自動(dòng)解決問(wèn)題，從而我們之后的芯片項(xiàng)目在完成質(zhì)量與完成時(shí)間上都有了較大的提高。